## (19)日本国特許庁 (JP)

## (12)公表特許公報 (A)

## (11)特許出願公表番号

# 特表2001-518731


(P2001-518731A)

	(43) 公表日 平成13年10月16日(2001_10_16)		
(51) Int. C1. <sup>7</sup>	F I デーマコート* (参考)		
H 0 3 F 1/32	H03F 1/32		
1/02	1/02		
H 0 3 G 3/20	H 0 3 G 3/20 B		
3/30	3/30 F		
// H03F 1/07	H03F 1/07		
	審査請求 未請求 予備審查請求 有 (全 23 頁)		
(21) 出願番号 特顯2000-514393 (P2000-514393)	(71)出願人 モトローラ・インコーポレイテッド		
(86) (22) 出願日 平成10年5月8日 (1998. 5. 8)	MOTOROLA INCORPORAT		
(85)翻訳文提出日 平成12年3月24日(2000.3.24)	RED		
(86)国際出願番号 PCT/US98/09543	アメリカ合衆国イリノイ州シャンバーグ、		
(87)国際公開番号 WO99/17443	イースト・アルゴンクイン・ロード1303		
(87) 国際公開日 平成11年4月8日 (1999. 4.8)	(72)発明者 ジェームス・フランク・ロング		
(31)優先権主張番号 08/940,563	アメリカ合衆国イリノイ州グレン・エリー		
(32)優先日 平成9年9月30日(1997.9.30)	ン、ウエスト・750、エルムウッド・ドライ		
(33)優先権主張国 米国 (US)	722		
(81)指定国 EP (AT, BE, CH, CY,	(74)代理人 弁理士 大貫 進介 (外2名)		
DE, DK, ES, FI, FR, GB, GR, IE, I			
T, LU, MC, NL, PT, SE), BR, CA, C			
N, IL, JP, KR	最終頁に続く		

## (54) 【発明の名称】 信号を増幅する装置および方法

#### (57) [要約]

本装置は、入力および出力を有する増幅器204を備える。 増幅器の出力はドハティ増幅器208の入力に結合される。ドハティ増幅器208は、例例入力およびドハティ出力を備える。本装置は、ドハティ増幅器208の出力に結合される入力を有する検出器224をさらに備える。検出器は、その出力において被検出信号をコントローラ228に提供し、コントローラは第1例列出力230および第2例例出力231を単出力は切替調整器202の入力に結合され、切替調整器はドハティ増極器2の関入力に結合される出力を有する。第2阿賀出力は、可愛減衰器204の入力に結合され、可愛減衰器の出力は増極器204の入力に結合される。



特进2001-518731

#### 「特許税収の範囲」

【随求項1】 入力および出力を有する増係器:

前配増保器の前配出力に結合される入力と、出力と、簡領入力(234)とを 有する第1ドハティ増保器:

前記第1ドハティ均穏恩の前記出力の第1ドハティ出力信号を検出するために 結合される検出器入力と、出力とを有する検出器;

前配検出際の前配出力に結合される入力と、第1出力と、第2出力とを存する コントローラ:

前記コントローラの前記第1出力に結合される入力と、前配第1ドハティ均模 器の前記部例入力に結合される出力とを有する切替数整器:および

信号入力と、前配増概器の前配入力に結合される出力と、前配コントローラの 前配第2出力に結合される制御入力とを有する可変滅衰器;

によって構成されることを特徴とする増模器回路。

(前求項2] 前配増限器回路の第1 利得か前配第1 ドハティ増級器の両端の電圧によって構成されることを特徴とする耐水項1 配款の増稠器回路。

【簡求項3】 前配増限器回路の第2利得か前配可変減衰器と前配均限器の 和の両端の電圧によって構成されることを特徴とする結束項1配数の増限器回路

【節求項4】 前記第1利得および前配第2利得の和が実質的に一定であることを特徴とする節求項2および3配赦の増隔器回路。

【防水項5】 前配第1ドハティ増保器の前配入力に結合される入力と、前 配第1ドハティ増保器の前配出力に結合される出力と、前配切替調整器の前配出 力に結合される的関入力とを有する第2ドハティ増展器によってさらに根成され ることを特徴とする防水項1配験の増展器回路。

【1首求項6】 前配階解器群が無線周波数トランジスタ半導体装置によって 構成されることを特徴とする前求項1.配載の増開器回路。

【請求項?】 入力信号を増削する方法であって:

前配入力信号を可変減衰弱の信号入力において受信する段階:

前配入力信号を試査して被減疫信号を形成する段階;

(4) 特表2001-518731

前配第2ドハティ増保器の前記出力の第2ドハティ出力借号を検出するために 結合される検出器入力と、出力とを有する検出器:

前配検出器の前配出力に結合される入力と、出力とを有するコントローラ: および

前記コントローラの前配出力に結合される入力と、第1 および第2 切替製整器 出力とを有する切替製整器であって、前配第1 切替製整器出力が前配第1 ドハティ制御入力に結合され、前配第2 切替製整器出力が前配第2 ドハティ制御入力に 結合される切替関整器:

によって構成されることを特徴とする均隔器回路。

【節求項13】 前記増報器回路の第1科得か前配第2ドハティ増報器の両 爆の電圧によって構成されることを特徴とする節求項12配載の増幅器回路。

[前求項14] 前記増解器回路の第2利得が前記第1ドハティ増銀器の両 端の他圧によって構成されることを特徴とする請求項12記載の相偶器回路。

[蘭泉項15] 前配第1利得および前配第2利得の和が実質的に一定であることを特徴とする蘭泉項13および14配載の増幅器回路。

【節求項16】 前配第2ドハティ増保器の前配入力に結合される入力と、 前配第2ドハティ増保器の前配出力に結合される出力と、前配第2切替調整器出 力に結合される前割入力とを有する第3ドハティ増展器によってさらに構成され ることを特徴とする簡求項12面線の相隔器回路。

【簡求項17】 前記ドハティ増係器が無線周波数トランジスタ半導体装置 によって構成されることを特徴とする簡求項12 配載の増幅器回路。

【朗求項18】 入力信号を増幅する方法であって:

前記入力信号を第1ドハティ塔福器の入力において受信する段階;

前記第1ドハティ増極器の第1ドハティ制御入力において第1電源電圧を受信 する段份:

前記第1ドハティ増級器において前配入力信号(250)を増駆して第1ドハ ティ出力信号を形成する段階:

前配第1ドハティ出力信号を第2ドハティ増和器の入力において受信する段階

前配被減疫信号を増幅して被増保信号を形成する段階:

第1ドハティ均極器において前配被増級信号を増築して第1ドハティ出力信号 を概念する段略:

検出器において全個号を検出して核検出出力信号を形成する段階であって、前 配全信号が少なくとも前記第1ドハティ出力信号によって構成される段階;

前記被検出出力信号をコントローラ内で所定のコントローラ関値と比較する段 療:

被放出出力信号が前起所定のコントローラ関値より低い場合に、前配コントローラにおいて第1輌回信号および第2輌回信号を生成する段階;

前記第1般的信号に基づき、切替現機器において切替調整器出力電圧を生成する AB数・

前記切替拠整器出力電圧に基づき、前記第1ドハティ増和器の電圧を修正する 段階: および

前配第2制御信号に基づき、前配可変減衰器の電圧を修正する段階; によって構成されることを特徴とする方法。

【防泉項8】 前配増隔器回路の第1和得か前配第1ドハティ増幅器の両場 の前配電圧修正によって構成されることを特徴とする触泉項7配級の方法。

【簡求項9】 前記増協器回路の第2 利得か前記可変減度器と前記増構器の 前記憶圧修正の和によって構成されることを特徴とする動収項7 記載の方法。

【助求項10】 前記第1利得および前記第2利得の和が実質的に一定であることを特徴とする随求項8および9記載の方法。(\*1)

【前求項11】 前配被均額常号を第2ドハティ増額器内で増額して第2ド ハティ出力信号を形成する段階; および

前配第1 および第2 ドハティ出力信号を合成して前配全信号を形成する取増; によってさらに掲成されることを特徴とする耐水項7 配板の方法。

「鮎求項12】 入力と第1ドハティ朝御入力と出力とを有する第1ドハティ相類器:

前配第1ドハティ増観器の前配出力に結合される入力と、出力と、第2ドハティ射御入力とを存する第2ドハティ増観器;

(5) 特丧2001-518731

前配第2ドハティ増幅器の第2ドハティ制御入力において第2電源電圧を受信 する段階:

前記第2ドハティ増和器において前記第1ドハティ出力信号を増属して第2ド ハティ出力信号を形成する段階:

全信号を検出して核娩出出力信号を形成する段階であって、前配全信号が少な くとも前配第2ドハティ出力信号によって構成される段階;

前部被検出出力信号をコントローラ内で所定のコントローラ関値と比較する及 時:

前記被娩出出力信号が前記所定のコントローラ関値より低い場合に、前記コン トローラにおいて財際信号を生成する段階:

前配制御信号に逃づき、切替関整器において第1 電源電圧を生成する段階: 前配第1 電源電圧に逃づき、前配第1ドハティ増係器の電圧を修正する段階: 前配制御信号に基づき、前配切替調整器において第2電源電圧を生成する段階: および

前記第2電源電圧に基づき、前記第2ドハティ増属器の電圧を修正する段階; によって構成されることを特徴とする方法。

[餘泉項19] 前記増限器回路の第1利得が前配第2ドハティ増限器の前 記電圧修正によって構成されることを特徴とする替泉項18配数の方法。

【防求項20】 前配増幅層回路の第2利得か前配第1ドハティ増幅器の前 配電圧修正によって模成されることを特徴とする触求項18配数の方法。

[節収項21] 前配第1利得および前配第2利得の和が実質的に一定であることを特徴とする防収項19および20配験の方法。(\*2)

[耐染項22] 前配第1ドハティ出力信号を第3ドハティ増積器内で増幅 して第3ドハティ出力信号を形成する段階: および

・前配第2ドハティ出力信号および第3ドハティ出力信号を合成して前配全信号 を形成する段階:

によってさらに樹成されることを特徴とする防収項9記載の方法。

【動求項23】 前配所定のコントローラ関値が、規定される入力信号を力 に基づいて連択されることを特徴とする動求項18配象の方法。 [発明の詳細な説明]

(現のの服婦)

本発明は一般に増稿器に関し、さらに詳しくは、回路を増開するための装置および方法に関する。

[0001]

(発明の背景)

ドハティ増配器 (Doberty amplifiers) などの効率の高い級形増配器は、当業者には周知である。しかし、ドハティ増配器は、通常、級形性が比較的悪いことも知られる。また、その級形性は効率性に反比例するのが普通である。その結果、ドハティ増配器はピーク対平均値の比が高い級形増配器の性能を改善することができたとしても、狭いダイナミック・レンジにおいてしかできない。

[0002]

ドハティ増展器をネスティングすることによって、より広いダイナミック・レンジにおいて効率良く動作することのできるドハティ均隔器を設計するための少なくとも1つの試みがなされた。これは、「Efficiency of Doberty radio frequency (RF) -power amplifier systems」(F. Rank等 Green Mountain Radio Reseach Company、既84-23; 1984年8月発行:) に設明される。Rabbの実行例において説明されるようにドハティ増幅器をネスティングするには、平行する追加の増幅器段と関連する駆動物節回路構成とか必要である。

[0003]

ドハティ型の増展器回路は、その効率性が低出力電力レベルにおいて増大され ればさらに魅力的になる。特に、多理療送波電力増展器に印加される取入力信号 が30個も可変するセルラ基地局装置のための多重搬送波電力増展器の用途にお いて魅力的である。

[0004]

従って、ドハティ増保器の効率性が広いダイナミック・レンジにおいて増大される信号の増傷システムおよび方法が必要である。

[0005]

(発明の概要)

(8) 特表2001-518731

イ出力信号を検出するために結合される検出器入力と出力とを有する検出器も備える。出力は、コントローラ出力を有するコントローラの入力に結合される。境 保部回路は、コントローラ出力に結合される入力と、第1 および第2 切替調整器 出力とを有する切替調整器をさらに備え、第1 切替調整器出力は第1 ドハティ朝 倒入力に結合され、第2 切替調整器出力は第2 ドハティ朝倒入力に結合される。

[8000]

本発明のさらに別の局面により、上配の必要性は信号を増幅する方法により構 足される。本方法は、第1ドハティ増配器の入力において入力信号を受信する段 階、第1ドハティ増幅器の第1ドハティ制御入力において第1電源電圧を受信す る政府、第1ドハティ増限器において入力信号を増配して第1ドハティ出力信号 を形成する段階、第2ドハティ増幅器の入力において第1ドハティ出力信号を受 信する段階、第2ドハティ増幅器の第2ドハティ制御入力において第2電源電圧 を受信する段階および第2ドハティ増幅器内で第1ドハティ出力信号を増幅して 第2ドハティ出力信号を形成する段階を備える。本方法は、全信号を検出して被 校出出力信号を形成する段階であって、全信号が少なくとも第2ドハティ出力信 号を合む収拾と、コントローラ内で被検出出力信号を所定のコントローラ関値と 比較する段階とをさらに備える。また、本方法は、前配の被検出出力信号が所定 のコントローラ関値より低い場合にコントローラ内で制御信号を生成する段階と 、制御信号に基づいて切替関整器内で第1電源電圧を生成する段階と、その後で 第1電源電圧に基づ合第1ドハティ増幅器の電圧を修正する段階とを備える。平 行して、制御信号に基づき切替調整器内で第2電源電圧を生成し、その後で前配 第2電源電圧に基づき第2ドハティ塔根器の電圧を修正する。

[0009]

[0010]

本発明のある局面により、入力および出力を有する増和器と、増係器の出力に結合される入力。出力および制取入力を有する第1ドハティ増相器とを備える増 係器回路により上配の必要性が違足される。増展器回路は、第1ドハティ増相器 の出力から第1ドハティ出力信号を検出するために結合される検出器入力と出力 とを有する検出器も備える。この出力はコントローラの入力に結合され、コント ローラは第1および第2コントローラ出力を有する。増展器回路は、第1コント ローラ出力に結合される入力と、第1ドハティ増和器の製理入力に結合される出力とを有する切替複整器をさらに備える。対応して、増根器回路は、信号入力と、増係器の入力に結合される出力と、第2コントローラ出力に結合される財理人力とを有する可変減衰器を備える。

[0006]

本発明の他局面により、信号を増幅する方法により上記の必要性は幾足される。本方法は、可変減衰認の入力において入力信号を受信する政際。入力信号を減衰して被減衰信号を形成する政策および被減衰信号を増幅して被増保信号を形成する政策を備える。本方法は、ドハティ増保部内で被増保信号を増配する政策および切替政整部により制御入力においてドハティ増保部に対し提供される問題で、任を受信することに応答してドハティ出力信号を生成する政策も備える。さらに本方法は、校出器内の全信号を検出して被検出出力信号を形成する政策であって、全信号が少なくとも第1ドハティ出力信号を含む政策。被検出出力信号をコントローラ内の所定のコントローラ関値と比較する政策および第2制制信号を生成する政策を備える。第1制制信号に応答して、切替政整器内に切替政整器出力電圧を生成し、その後で切替契整器出力電圧に基づき第1ドハティ増保器の電圧を修正する。第2制制信号に応答して、可旋減衰器の電圧を修正する。第2制制信号に応答して、可旋減衰器の電圧を修正する。

[0007]

本発明のさらに別の局面により、入力、第1ドハティ制御入力および出力を有する第1ドハティ増和器を備える増都器回路により上記の必要性は焼足される。 このとき、出力は第2ドハティ制御入力および出力を有する第2ドハティ増解器の入力に結合される。 特殊器回路は、第2ドハティ州解器の出力から第2ドハティ

(9) 特表2001-518731

#### (好適な実施例の詳細説明)

図面を参照して、同様の番号は同様の構成部品を指すが、図1は典型的なドハ ティ増幅器を示す。ドハティ増幅器208は、入力信号206を受信し、額御入 カ234の受信に応答してドハティ出力信号220を生成する。制御入力は一般 に、流常ドレイン電圧と呼ばれる電圧を表し、%。と記される。

[0011]

電界効果トランジスタ (FET: field effect transistor) を利用するドハティ 均偏器は、一定のドレイン電圧で動作するのが普通である。ドハティ出力信号2 20が飲和預力にある場合は、ドハティ増展器208は最大ドレイン効率におい て動作する。言い換えると、ドハティ増原器208は、ドハティ出力信号220 の電圧がドレイン電圧%。に等しいときに最大効率で動作する。 飽和は図2に示 されるように9dBのバックオフにおいて起こる。BP成力出力の区入力電力に対す る比として定義されるドハティ効率は、飽和から6個において選移電圧に到達す るまでは、飽和からのバックオフが増すと少しずつ下がる。飽和から6個のバッ クオフにおいて、再び最大ドハティ効率に達する。 洒移地圧のもとでは、ドハテ ィ効率は、飽和からのバックオフが増大するにつれて急速に下がる。当技術では 周知の如く、ドハティ出力は身220の食力が下がるにつれて、ドハティ増和器 208の効率は出力信号電圧振幅に比例して下がる。従って、ドハティ出力信号 220が低い場合、ドハティ効率は低くなる。逆にドハティ出力信号220が高 い場合、ドハティ効率は高くなる。たとえば、20ワットのドハティ出力信号電 力は、20ポルトの一定ドレイン電圧に関して約40%の効率であり、60ワッ トのドハティ出力信号電力は20ポルトの一定ドレイン位圧に関して約57%の 効率である。

[0012]

ドレイン電圧が一定の出力電圧に対して上かると、ドハティ効率は下かる。たとえば、協和から8dBのバックオフにおいて、900Mmの用例では、ドハティ効率は20ポルトの一定ドレイン電圧に関して約46%であり、30ポルトの一定ドレイン電圧に関して約40%に下かる。

[0013]

低い一定ドレイン団圧においてドハティ増報器208を動作させるにあたり2つの実施的な周辺がある。1つの周辺は、盃みとも呼ばれる、ドハティ出力信号220の相互変偶の強大である。この歪みは、ドハティ出力信号220の電力を低い値たとえば飽和より9ないし10個低く抑えることにより軽減することができる。もう1つの問題は、ドハティ増保器208の電力料得の低下である。ドハティ増保器208の電力料得の低下さる。ドハティ増保器208の電力料得の低下は、可変減衰器をドライバ増保器により今85れる固定料得と共に加えることにより対処することができる。可変減衰器および固定利得ドライバ増保器は、ドハティ増保器208の両端で利得損失を相段するよう構築される。

[0014]

従って、ドハティ増報器208を実質的に飽和付近に維持することによって、より広いダイナミック・レンジにおいてドハティ効率を改善することが可能になる。ドハティ増報器208を飽和付近に維持するためには、制御入力234に現れる電弧電圧をドハティ出力信号220の電圧に比例して襲撃する。本発明の好適な実施例においては、制御入力234に現れる可襲整電弧電圧が上記の一定電額(またはドレイン)電圧%。に便き換わる。

[0015]

図3は、本発明の好適な実施例による、信号を増幅してその結果ドハティ増極 懇効率を増大する増保器回路200のプロック図である。増保器回路200は、 入力201および出力240を有して構築される。増保器回路200は、可変減 養器202、増保器204、第1ドハティ増保器208、検出器224、コントローラ228および切替収整器232を備える。入力信号250(たとえば複数 の取トランシーバにより生成される多重製送波900メガヘルツ(他立)の配信 号)が入力201において受信される。

[0016]

回路200の動作中は、増限器204好ましくはドライバ均隔器は、可変減衰 器202により生成される被減衰間号を受信する入力を有し、入力信号206を 第1ドハティ均隔器208に提供する。第1ドハティ均隔器208は、入力信号 206を受信し、統領入力234における切替原整器232により提供される電

(12) 特表2001-518731

夕 (MOSFET: metal oxide seniconductor field effect transistor) である。 可変減衰器202は、好ましくは1/k-CUM社製のAT-108電圧可変吸収減衰器である。 や出器224はこれも1/k-CUM社製のMAESS2kゼロ・パイアス検出器ダイオードとすることができる。切替随整器232は、ATSTパージョンの死16度 DC-DC 電力モジュールと同様の任意の数の種類の切替関整器とすることができる。コントローラ228は、ソフトウェアまたはハードウェア方法のいずれでも規定することができる。たとえば、コントローラ228をハード・コード化されたルックアップ・テーブルとして実現しても、あるいはレベル・シフティングおよびスケーリング前貨増極器を備えるアナログ回路として実現してもよい。

[0021]

図4に示される代替の増展器回路300においては、第2ドハティ増展器310をドハティ増展器208と並列に加えて、図示されるように第2ドハティ増展器208の入力に結合される入力と、ドハティ増展器208の出力に結合される出力とを有するようにする。第2ドハティ増展器310は、切替施整器232の出力に結合される的何入力も有する。第1ドハティ出力信号220に第2ドハティ増展器310が出力する第2ドハティ出力信号320を加算する効果により、全信号322が生成される。適加のドハティ増展器は、所述の全信号322の大きさによっては並列に加えてもよい。

[0022

図5に、全体を400とする信号増組法を設す流れ図を示す。方法400は、プロック62で始まり、ここで増展器回路200か入力201において入力信号250を受信する。次にプロック64において、入力信号250か可変減衰器202により減衰され、被減衰信号を形成する。プロック66において、被減衰信号がドライバ増配器204により増配され、第1ドハティ増展器208に入力信号206を提供する。次にプロック68において、第1ドハティ増配器208が、財団入力234における電源電圧の受信に応答して、第1ドハティ出力信号20を生成する。

[0023]

次にプロック70において、第1ドハティ出力信号220が検出器224によ

協市圧の受信に応答して、第1ドハティ出力替号220を生成する。好適な実施 何においては、検出器224好ましくはダイオード検出器が、方向性カプラ(図 示せず)を介して第1ドハティ均低器208の出力に結合される。検出器224 は、第1ドハティ出力信号をサンプリングおよび整流して、被検出出力信号22 6をコントローラ228に提供する。被検出出力替号228は、検出器入力22 2において検出される信号に比例する直接(DC)電圧である。

[0017]

被検出出力信号226が所定のコントローラ関値たと大は関値電圧より低いと、コントローラ228は第1および第2時間信号を生成する。これに応じて、コントローラ228は、被検出出力信号226を切替数整器232への入力に適した第18時間号230に変換する。この変換は、切替破整器232が第1ドハティ均解器208への制御入力234として提供される電源電圧を、被検出出力信号の減少に応じて低下させるように行われる。その結果、第1ドハティ均解器208の両端の電圧利得(第1利用)が下かる。

[0018]

平行して、コントローラ228が核検出出力信号226を可変減衰器202への入力に適した第2制質入力231に変換する。この変換は、可変減衰器が入力信号260の減衰を削減して、結果として第1ドハティ均極器208の入力に現れる信号を大きくするよう行われる。その結果、可変減衰器202およびドライバ均極器204の和の両端の電圧利得(第2和得)が上がる。

[0019]

これに由来する第1ドハティ増配器208の両端の電圧低下は、これに由来する可変減衰器202およびドライバ増配器204の和の両端の電圧の増大と結合して、より広いダイナミック・レンジにおいてドハティ増配器208をその飽和点付近に維持する。それに対応して、第1および第2利得の和は、増租器回路200両端で実質的に一定になる。

[0020]

増稿器204およびドハティ増配器208は、好ましくは、モトローラ社から 入手可能な級F 183シリーズ増配器などの全成機化物半導体電界効果トランジス

(13) 特赛2001-518731

り検出され、検出器224は被検出器出力信号226を生成する。核検出力信号226はプロック72において、コントローラ228により関値電圧と比較される。核検出出力信号226の電圧が関値電圧より低い場合は、プロック74においてコントローラ228が第1税物信号230をよび第2例可信号231を生成する。核検出出力信号226の電圧が関値電圧よりも高い場合は、コントローラ228は第13よび第2例可信号を生成しない、プロック78において、第1制 解信号230を受信すると、切替調整器232は出力を生成し、これが第1ドハティ増報器208の契例入力234において重適電圧として現れる。この電弧電圧は、第1例符信号230に比例する。電弧電圧に応答して、第1ドハティ出力信号220がプロック80において修正される。平行して、第2例符信号231を受信すると、可変減衰器202がプロック82において入力信号260を減衰する。これに応答して、プロック84において、可変減衰器202と増極器204の和の両端の電圧が修正される。

[0024]

図6に示される第3の実施所により、増極器204をドハティ増極器404と 置き換えることによって、さらに増極器回路を強化することができる。増幅器回 路500は、入力403および出力240を有して機築される。増配器回路は、 可変減衰器202、第1ドハティ増幅器404、第2ドハティ増幅器408、検 出器224、コントローラ228および切替阿整器232を増える。入力信号2 50(たとえば複数のぼトランシーバにより生成される多連数送数900メガヘ ルツ(配本) BF信号) が入力403において受信される。

[0025]

増配器配路500の動作中は、第1ドハティ増配器404が入力403において入力信号250を受信し、第1ドハティ的例入力233に提供される切特関整器232からの第1電源電圧に逃づいて、第1ドハティ出力信号406を生成する。第2ドハティ増配器408は第1ドハティ出力信号406を受信し、第2ドハティ財列入力234において受信される切替関整器232からの第2電源電圧におづいて第2ドハティ出力信号220を生成する。

[0026]

特赛2001-518731

好適な実施例においては、検出器224好ましくはダイオード検出器は、方向 性カプラ(図示せず)を介して第2ドハティ増配器408の出力に結合される。 松出程224は、第2ドハティ出力信号220をサンプリングおよび拡流して、 被検出出力信号226をコントローラ228に提供する。被検出出力信号226 は、検出器入力222において検出される信号に比例する直流(DC) 電圧である

#### [0027]

被検出出力信号226か所定のコントローラ関値たとえば関値電圧より高いと 、コントローラ228は制御信号を生成しない。 被検出出力信号226が関値位 圧よりも低いと、コントローラ228は被検出出力信号226を切替調整器23 2への入力に適した第2句倒入力230に変換する。この変換は、切替関整器2 3 2が第2ドハティ制御入力234において提供される電源電圧を下げるように 行われる。その結果、第2ドハティ増解器408の電圧利得が、被検出出力信号 226の低下に店客して下がる。

#### [0028]

平行して、切替調整器232が第1ドハティ制御入力233において提供され る電源電圧を上げる。その結果、 被検出出力信号226の低下に応答して第1 ドハティ増幅器404の電圧利得が上がる。第1ドハティ増幅器404の両端の 電圧利得の増大は第2ドハティ増幅器408の両端の電圧損失と結合して、結果 的には、増保器回路500の両端の電圧は実質的に一定になり、それによって第 2ドハティ地域器408の動作はその飽和点付近に維持される。

#### [0029]

図7に示される第4の実施例においては、第3ドハティ増幅器510が第2ド ハティ地隔器408と並列に加えられて、図示されるように第3ドハティ増幅器 510が第2ドハティ増幅器408の入力に結合される入力と、第2ドハティ増 傾器408の出力に結合される出力とを有するようにする。第3ドハティ増幅器 510は、第1ドハティ出力信号406を受信し、第3ドハティ制御入力234 において受信される切替節整器232からの第2電源電圧に基づいて、第3ドハ ティ出力信号520を生成する。第2ドハティ出力信号220と第3ドハティ出


> (16) 特表2001-518731

本発明の他の形態や、上記に説明される特定の実施例以外の実施例を派付の語 求項またはその等価物の精神および範囲から逸脱せずに考案できることは明白で ある。故に、本発明の範囲は添付の助求項およびその等価物によってのみ決定さ れるものとする。

### [図面の簡単な説明]

- 【図1】 典型的なドハティ増幅器である。
- 【図2】 複数のドレイン電圧におけるドハティ増幅器の飽和に関するドハテ オ増配限の効率性をグラフに示す。
- 【図3】 本発明の好適な実施例によるドハティ増幅器の効率性を増大するこ とによる信号坩幌回路のプロック図である。
  - 【図4】 図3に示される回路の変形のプロック図である。
  - 【図5】 本発明の好適な実施例による信号増幅方法の流れ図である。
- 【図6】 本発明の好適な実施例によるドハティ環係器の効率性を増大するこ とによる信号増保回路のブロック図である。
  - 【関7】 図6に示される同路の変形のブロック図である。
  - 【図8】 図6の実施例による信号増幅方法の流れ図である。

(M1)



力信号520とを加算する効果により、全信号322が生成される。 迫加のドハ ティ州和歌は、所葉の全信号322の大きさによっては並列に加えてもよい。

#### [0030]


図8に、全体を700とする信号増配法を表す流れ図を示す。方法700は、 プロック87で始まり、ここで均衡器回路600が入力403において入力信号 250を受信する。 次にプロック88において、第1ドハティ増収器404が第 1ドハティ制御入力233の受信に応答して第1ドハティ出力信号406を生成 する。第1ドハティ制御入力233は、切替期整器232からの電弧電圧を表す 。次にプロック89において、第2ドハティ増係器408が第1ドハティ出力信 号408および第2ドハティ制御入力234の受信に応答して、第2ドハティ出 カ信号220を生成する。


#### [0031]


プロック90において、第2ドハティ出力信号220が検出器224により検 出され、検出器224は被検出器出力信号226を生成する。被検出力信号22 6はプロック91において、コントローラ228により開催電圧と比較される。 被検出出力信号226の電圧が開催電圧より低い場合は、プロック92において コントローラ228が制御信号230を生成する。被検出出力信号226の電圧 が関値位圧よりも高い場合は、コントローラ228は制御信号230を生成しな い、プロック93において、制御信号230を受信すると、切替関整器232は 出力を生成し、これが第1ドハティ制御入力233において第1電源電圧として 現れる。第1ドハティ制御入力233の受信に応答して、第1ドハティ出力信号 406かプロック94で修正される。平行して、プロック95において、制御信 **号230を受信すると、切替顕整器232は出力を生成し、これが第2ドハティ** 鮎街入力234において第2電源電圧として現れる。これに応答して、第2ドハ ティ出力信号420がブロック96において修正される。この後は、第1および 第2ドハティ出力信号に対する修正により、増幅器回路500の利得は、ドハテ ィ出力信号に対する歪みを最小限に抑えながら実質的に一定のレベルに維持され る。また、ドハティ増配器の動作は最大効率付近で行われる。


[0032]


特表2001-518731 (17)

















## 【国際調査報告】

	in i brita i lunal slanch arfor	(1	PC17U298/095	G -		
A. CLASSIFICATION OF SUBJECT MATTER  IPC(5) :10030 3/20  ISC. :200419, 244 According to International Privor Classification (IPC) or to both autional charafficiation and IPC  E. FIRQUES STARCHEED  Milatoum decommentation remarked (classification system followed by charaffication symbols)						
U.S. : 330/124R,129,133,134,136,234,285						
Decorporated on searched other than rehalation documentation to the exicut that such documents are included in the fields exacted						
Electronia data base compalical during the international search (name of data base and, where practicable, search seams used) USPYO APS resects former Defauty simplifier, gain commod, architaleg organizor, detector, attenuator						
C. DOCUMENTS CONSIDERED TO BE RELEVANT						
Category	Citation of document, with indication, where app	roprists, of the relev	na brezisten	Reterant to cisins No.		
A	US 5,757,229 A (MITZLAFF) 26 May 1998 (26/05/98), see entire document.			All		
A	US 5,179,353 A (MIYAKE) 12 January document.	ML				
Perther documents are listed in the coordination of Box C. See parent family anoth.						
The Special congapoies of cloud documents:  A' the document defining the general name of the 1st which is not considered to be of principle the general name of the 1st which is not considered to be of principle for the principle of the special content						
- <b>↑</b> •	"E" suffer decreases published on a size for minorialisal filling data "A" excellent and a product of the control in leastly as income and					
	occurrer which may throw ducks on priority claims or which is bed to conside the publication has of passion classes or other pectal reason for specifically designed referring to an oral duringum, war, sublightup or what	T document of considered to combined to	perdicalar estronor; i lavaloc en lavasor li ena-ce mera obse es	to childred torcudes catego be in case when the document is all decaments, we'll continue in .		
	sections properly on the section of					
Date of the actual completion of the international search Date of stelling of the international search report						
אטוג פב	25 JUNE 1998 2 4 JHL 1998					
None and multing address of the ISA/US Commissioner of Parets and Tradements Base PCT Warburgoon D.C. 2023  Therefore No. (2023 NISA/US) Therefore No. (2023 NISA/US)				11/2		

## フロントページの続き

Fターム(参考) 5J090 AA01 AA51 CA32 CA36 FA17

FA18 GN06 HA01 HA26 HA38

SA13 TA01 TA02

5J092 AA01 AA51 CA32 CA36 FA17

FA18 HA26 HA38 SA13 TA01

**TA02** 

5J100 AA02 AA16 BA10 BB01 BB08

BCO5 CA01 CA11 DA06 JA01

LA10